文件名称：用Ver ilog HDL进行FPGA设计的原则与方法
文件大小：201KB
文件格式：PDF
更新时间：2012-11-30 09:41:09
FPGA; Verilog HDL; EDA; 硬件描述语言
Verilog HDL是目前较流行的一种硬件描述语言,在FPGA设计中有着广泛的应用。本文首先介绍了 Verilog HDL语言的特点以及用其进行FPGA硬件开发的原则,然后在熟悉FPGA的硬件结构原理的基础上,遵 循FPGA设计流程,以分频器和状态机为例,分别讨论了组合逻辑电路和时序逻辑电路各自的特点及其设计输 入方法;最后结合FPGA的硬件特点,分析了将用Verilog HDL语言设计的电路的进行综合与设计优化并最终实 现为硬件电路的方法。