杭电 Verilog计数器设计

【文件属性】：

文件名称：杭电 Verilog计数器设计

文件大小：58KB

文件格式：DOC

更新时间：2014-07-16 06:58:01

Verilog 计数器

1.实验目的 熟悉QuartusII的Verilog文本设计流程全过程，学习计数器的设计、仿真和硬件测试。掌握原理图与文本混合设计方法