基于verilog hdl 计算器

时间:2012-10-17 09:48:57
【文件属性】:

文件名称:基于verilog hdl 计算器

文件大小:37KB

文件格式:RAR

更新时间:2012-10-17 09:48:57

verilog 计算器

这个东西是我第一次练习用的,里面东西都经过验证


【文件预览】:
基于verilog 语言的4位计算器(邱云辉)
----jisuanqi.cr.mti(2KB)
----jisuanqi.mpf(33KB)
----vsim.wlf(32KB)
----work()
--------add_1()
--------_info(1KB)
--------jiweimul()
--------jisuanqi_tb()
--------jiweimul_tb()
--------divide()
--------jisuanqi()
--------_temp()
--------mu()
--------addsub()
----计算器说明书.txt(923B)

网友评论

  • 说明不清楚不是verilog编写的
  • 这个不错很有用
  • 程序还是没有问题的,已验证。
  • 和题目不对应,楼主不地道
  • 说明不清楚不是verilog编写的
  • 明明是VHDL语言。。不是verilog