不恢复余数阵列除法器的FPGA实现

【文件属性】：

文件名称：不恢复余数阵列除法器的FPGA实现

文件大小：250KB

文件格式：PDF

更新时间：2017-08-26 09:22:01

不恢复余数法 阵列器 FPGA

研究不恢复余数法的算法基础上，阐述以可控加／减法器(CAS)为基本组成单元的阵列除法器的构造原理，并给出一个完整的定点小数补码除法逻辑图，最后提出一种基于现场可编程门阵列(Field．ProgrammableGateArray，简称FPGA)的除法器的硬件实现方法．