基于FPGA的多功能数字钟设计

时间:2012-03-21 06:56:37
【文件属性】:

文件名称:基于FPGA的多功能数字钟设计

文件大小:876KB

文件格式:RAR

更新时间:2012-03-21 06:56:37

VHDL 数字钟

该程序是用VHDL语言编写的,具有数字钟最基本的功能


【文件预览】:
clock
----clock.asm.rpt(8KB)
----clock.bdf(34KB)
----clock.fit.rpt(104KB)
----clock.map.summary(456B)
----clock.pin(27KB)
----clock.sof(148KB)
----alarmcode.vhd(1KB)
----clock.tan.summary(2KB)
----clock.tan.rpt(134KB)
----speak.vhd.bak(1KB)
----clock.qpf(909B)
----counter.vhd(2KB)
----db()
--------clock.map_bb.cdb(19KB)
--------clock.cmp.ecobp(28B)
--------clock.pre_map.cdb(25KB)
--------clock.sgdiff.hdb(20KB)
--------clock.tan.qmsg(102KB)
--------clock.(3).cnf.cdb(5KB)
--------clock.sgdiff.cdb(23KB)
--------clock.(1).cnf.hdb(2KB)
--------clock.cbx.xml(87B)
--------clock.eco.cdb(161B)
--------clock.(0).cnf.hdb(820B)
--------clock.fit.qmsg(46KB)
--------clock.(2).cnf.cdb(6KB)
--------clock.(1).cnf.cdb(3KB)
--------prev_cmp_clock.fit.qmsg(41KB)
--------clock.hier_info(17KB)
--------clock.cmp0.ddb(180KB)
--------clock.rtlv_sg_swap.cdb(2KB)
--------prev_cmp_clock.asm.qmsg(2KB)
--------clock.(5).cnf.cdb(5KB)
--------clock.syn_hier_info(0B)
--------clock.cmp.rdb(25KB)
--------clock.asm_labs.ddb(78KB)
--------clock.(6).cnf.hdb(3KB)
--------clock.(3).cnf.hdb(2KB)
--------clock.(8).cnf.hdb(1KB)
--------clock.sld_design_entry.sci(154B)
--------clock.(6).cnf.cdb(6KB)
--------clock.tis_db_list.ddb(174B)
--------clock.cmp_bb.hdb(19KB)
--------clock.rtlv_sg.cdb(28KB)
--------clock.map.hdb(18KB)
--------prev_cmp_clock.qmsg(231KB)
--------clock.pre_map.hdb(20KB)
--------clock.cmp.cdb(69KB)
--------prev_cmp_clock.map.qmsg(79KB)
--------clock.cmp_bb.rcf(14KB)
--------clock.map.qmsg(84KB)
--------clock.hif(4KB)
--------clock.psp(3B)
--------clock.rtlv.hdb(19KB)
--------clock.(8).cnf.cdb(3KB)
--------clock.(5).cnf.hdb(2KB)
--------clock.(4).cnf.cdb(4KB)
--------clock.map_bb.hdb(18KB)
--------clock.map.cdb(19KB)
--------clock.(4).cnf.hdb(2KB)
--------clock.cmp.bpm(608B)
--------clock.(0).cnf.cdb(3KB)
--------clock.db_info(137B)
--------clock.cmp_bb.cdb(28KB)
--------clock.sld_design_entry_dsc.sci(154B)
--------clock.(7).cnf.cdb(2KB)
--------prev_cmp_clock.tan.qmsg(109KB)
--------clock.cmp.tdb(62KB)
--------clock.dbp(0B)
--------clock.(7).cnf.hdb(1KB)
--------clock.signalprobe.cdb(432B)
--------clock.map.bpm(601B)
--------clock.cmp2.ddb(54KB)
--------clock.cmp.hdb(19KB)
--------clock.(2).cnf.hdb(2KB)
--------clock.asm.qmsg(2KB)
--------clock.pss(419B)
--------clock.map.ecobp(28B)
----clock.flow.rpt(5KB)
----clock.qsf(4KB)
----dfrequency.vhd(1KB)
----control.vhd(2KB)
----clock.qws(846B)
----clock.done(26B)
----control.vhd.bak(1KB)
----alarmclock.vhd(2KB)
----alarmcode.vhd.bak(2KB)
----code.vhd(1KB)
----clock.fit.smsg(513B)
----show.vhd.bak(3KB)
----clock.dpf(239B)
----clock.cdf(333B)
----clock.pof(128KB)
----clock.map.rpt(54KB)
----clock.fit.summary(593B)
----show.vhd(3KB)
----speak.vhd(1KB)

网友评论

  • 应该很早了 用的10.1 没有打开