文件名称：简易数字信号传输性能分析仪fpga代码
文件大小：117KB
文件格式：ZIP
更新时间：2016-11-10 11:38:31
fpga
2011年全国大学生电子设计竞赛E题“简易数字信号传输性能分析仪”fpga的控制代码，verilog编写；包括了M序列及同步时钟的提取等所有程序。
【文件预览】：
RANGEN
----RANGEN.sof(485KB)
----RANGEN.flow.rpt(11KB)
----RANGEN.sta.rpt(785KB)
----RANGEN.map.rpt(77KB)
----RANGEN.qsf(7KB)
----RANGEN.fit.rpt(507KB)
----RANGEN.asm.rpt(7KB)
----clock_div.bsf(2KB)
----RANGEN_stp.stp(261KB)
----RANGEN.sta.summary(2KB)
----top_Block.bdf(6KB)
----RTL()
--------clock_div.v(4KB)
--------RANGEN.v(3KB)
--------sigxnor.v(2KB)
--------synclk_buf.v(1KB)
--------clock_div.v.bak(4KB)
--------synclk_buf.v.bak(560B)
--------RANGEN.v.bak(2KB)
--------sigxnor.v.bak(2KB)
----RANGEN.pin(32KB)
----RANGEN.bsf(2KB)
----RANGEN.done(26B)
----RANGEN.jdi(4KB)
----synclk_buf.bsf(2KB)
----DOC()
--------设计方案说明.docx(0B)
----sigxnor.bsf(2KB)
----RANGEN.fit.summary(618B)
----RANGEN.map.summary(476B)
----RANGEN.qpf(1KB)
----RANGEN.fit.smsg(314B)