【文件属性】：
文件名称：RF PLL（中文，免费）-综合文档
文件大小：66KB
文件格式：PDF
更新时间：2021-05-25 01:18:30
射频 锁相
射频锁相环1射频锁相环
基础理论 环路的性能 电路实解 锁相环在手机中的应用
一．基础理论
锁相环路(Phase Locked Loop)是一个闭环的相位控制系统，它的输出信号的相位能自动跟踪输入信号相 位。系统框图如下： ui(t) uo(t) θ１(t) θ２（ｔ） PLL PLL 当 θ 1 (t ) 与 θ 2 (t ) 相等时，两矢量以相同的角速度旋转，相对位置，即夹角维持不变，通常数值又较小， 这就是环路的锁定状态。 从输入信号加到锁相环路的输入端开始，一直到环路达到锁定的全过程，称为捕获过程。设系统最初进 入同步状态 [2nπ ± ε θe , ε ω ] 的时间为 t a 。那么从 t = t 0 的起始状态到达进入同步状态的全部过程就称为锁相 环路的捕获过程。捕获过程所需的时间 T p = t a t 0 称为捕获时间。显然，捕获时间 T p 的大小不但与环路的 参数有关，而且与起始状态有关。 对一定的环路来说，是否能通过捕获而进入同步完全取决于起始频差 θ e (t1 ) = ω 0 。若 ω 0 超过某一 范围，环路就不能捕获了。这个范围的大