【文件属性】：
文件名称：VHDL:FPGA（现场可编程门阵列）综合实验室的VHDL（VHSIC硬件描述语言）项目
文件大小：66KB
文件格式：ZIP
更新时间：2021-06-04 17:33:51
VHDL
VHDL
FPGA（现场可编程门阵列）综合实验室的VHDL（VHSIC硬件描述语言）项目
描述
该存储库包含各种示例 VHDL 项目。 这些项目是在 JHU 的 FPGA 合成实验室课程的指导/指导下创建的。
课程说明
将 FPGA 技术应用于数字系统的高级实验室课程，使用 VHDL 综合方法进行硬件开发。 学生将使用商用 CAD 软件进行 VHDL 仿真和综合，并将在包含 XILINX Spartan-3 FPGA 器件的开发板上实现他们的电路。 该实验室将包括一系列展示 VHDL 设计和综合方法的数字硬件项目，构建最终项目的大小至少为 16 位 RISC 计算机或数字锁相环。 项目将包括系统时钟、触发器寄存器、状态机控制和算术等内容。
注意
请注意，我并不拥有此存储库中包含的所有代码/材料。 一些代码/材料由课程/大学提供。 一些代码/材料是与同学一起创建的。
【文件预览】：
VHDL-master
----Lab1-Latches_and_FFs()
--------SRFF2.vhd(577B)
--------Lab1B.vhd(825B)
--------Toggle1.vhd(1KB)
--------SRFF1.vhd(890B)
--------DFACE.vhd(1KB)
--------TB_SRFF_Ex.vhd(6KB)
--------TB_Toggle1.vhd(3KB)
--------TB_DFACE.vhd(3KB)
----Lab6-PS2Mem()
--------RingCounter.vhd(742B)
--------LabPS2Mem.vhd(8KB)
--------MyDeclares.vhd(15KB)
----Lab2-Toggle_Counter_Stopwatch()
--------TB_LED.vhd(5KB)
--------Lab2A.vhd(2KB)
--------MyDeclares.vhd(15KB)
----Lab8-LabPRN()
--------LabPRN.vhd(6KB)
--------MyDeclares.vhd(15KB)
----Lab7-LabTones2()
--------LabTones2.vhd(11KB)
--------MyDeclares.vhd(15KB)
----Lab3-LabALU()
--------TB_ALUNA.vhd(4KB)
--------LABALU.vhd(3KB)
--------MyDeclares.vhd(15KB)
----README.md(1KB)
----Lab5-LabShReg()
--------TB_shreg.vhd(2KB)
--------LabShReg.vhd(4KB)
--------MyDeclares.vhd(15KB)
----Lab4-Frequency_Meter()
--------TB_clk_div.vhd(4KB)
--------Lab2B.vhd(2KB)
--------MyDeclares.vhd(15KB)
----Lab9-LabPLL()
--------LabPLL.vhd(2KB)
--------MyDeclares.vhd(15KB)