文件名称：二进制转 BCD码 VHDL
文件大小：172KB
文件格式：RAR
更新时间：2013-06-23 16:24:26
VHDL
一个较为适合初学者（CPLD\FPGA）的VHDL语言程序
【文件预览】：
二进制转BCD码
----bcd.map.rpt(15KB)
----bcd.fit.eqn(12KB)
----bcd.vhd(4KB)
----bcd.pof(8KB)
----db()
--------bcd.asm_labs.ddb(6KB)
--------bcd.tan.qmsg(22KB)
--------add_sub_5ph.tdf(6KB)
--------bcd.dbp(0B)
--------bcd.pre_map.cdb(3KB)
--------bcd.hier_info(1KB)
--------bcd.map.qmsg(4KB)
--------bcd.eco.cdb(141B)
--------bcd.sgdiff.hdb(6KB)
--------bcd.(0).cnf.cdb(3KB)
--------bcd.sgdiff.cdb(3KB)
--------bcd.cmp.rdb(17KB)
--------bcd.psp(0B)
--------bcd.map.hdb(6KB)
--------bcd.asm.qmsg(2KB)
--------bcd.rtlv_sg.cdb(3KB)
--------bcd.cmp0.ddb(32KB)
--------bcd.hif(557B)
--------bcd.sld_design_entry.sci(134B)
--------bcd.map.cdb(4KB)
--------bcd.cmp.kpt(203B)
--------bcd.pre_map.hdb(6KB)
--------bcd.cbx.xml(85B)
--------bcd_cmp.qrpt(0B)
--------bcd.cmp.logdb(4B)
--------bcd.rtlv_sg_swap.cdb(158B)
--------bcd.rtlv.hdb(6KB)
--------bcd.(0).cnf.hdb(1KB)
--------bcd.sld_design_entry_dsc.sci(134B)
--------bcd.signalprobe.cdb(295B)
--------bcd.db_info(136B)
--------bcd.fit.qmsg(25KB)
--------bcd.cmp.cdb(13KB)
--------bcd.cmp.tdb(11KB)
--------bcd.syn_hier_info(0B)
--------bcd.map.logdb(4B)
--------bcd.cmp.hdb(6KB)
----bcd_assignment_defaults.qdf(26KB)
----bcd.fit.summary(356B)
----bcd.map.eqn(12KB)
----bcd.qpf(943B)
----cmp_state.ini(3B)
----bcd.fit.smsg(334B)
----bcd.cdf(283B)
----bcd.tan.rpt(61KB)
----bcd.qws(607B)
----bcd.asm.rpt(6KB)
----bcd.fit.rpt(58KB)
----bcd.flow.rpt(4KB)
----bcd.tan.summary(1KB)
----bcd.qsf(2KB)
----bcd.map.summary(283B)
----bcd.done(26B)
----bcd.pin(14KB)