文件名称：VHDL与Verilog程序转换软件
文件大小：176KB
文件格式：RAR
更新时间：2013-01-24 16:27:32
verilog
在EDA平台可以实现vhdl与verilog语言的转换，
【文件预览】：
VHDL_to_Verilog
----test3232hv.v(2KB)
----vhdl2vl.ini(46B)
----test3232hv.hif(1KB)
----test3232hv.log(3KB)
----vvToForm.exe(268KB)
----vhdl2vl.txt(404B)
----example()
--------reg10.bak(2KB)
--------reg10.vhd(2KB)
--------precalc_fsm.vhd(4KB)
--------reg10.mmf(330B)
--------reg768.bak(2KB)
--------reg10.acf(15KB)
--------S95.log(6B)
--------reg10.hif(1KB)
--------sp_spec.vhd(4KB)
--------reg10.ER(0B)
--------sp_spec.bak(4KB)
--------reg10.log(2KB)
--------reg10.v(2KB)
--------precalc_fsm.bak(4KB)
--------reg768.vhd(2KB)
----vhdl2vl.dll(108KB)
----test3232hv.acf(14KB)
----test3232hv.vhd(2KB)