【文件属性】：
文件名称：Verilog HDL与modelism仿真实验.docx
文件大小：1.47MB
文件格式：DOCX
更新时间：2023-06-24 04:32:01
Verilog HDL 序列检测器 数码管 modelism
序列检测器与数码管控制及显示实验
1、利用状态机设计一个序列检测器，序列检测器功能：将一个指定序列从数字码流中识别出来。本实验要求设计一个“1001_0101”序列的检测器。设X为数字码流的输入，Z为检测出标记输出，Z平时为低电平，一旦发现指定的序列1001_0101，则变为高电平。例如X码流为1100_1001_0101_1001....，则该序列检测器将在第12个比特位后检测到“1001_0101”，然后将Z置为高电平。 输出状态的改变可通过LED灯来指示。平时LED灯保持灭的状态，一旦检测到“1001_0101”，LED灯亮。
2、完成一个数码管控制及显示模块，要求对两个数码管进行控制，显示数字86。