FPGA udp通信verilog代码+python上位机代码

【文件属性】：
文件名称：FPGA udp通信verilog代码+python上位机代码
文件大小：29KB
文件格式：ZIP
更新时间：2021-11-08 08:55:26
fpga python 用verilog编写的udp与上位机通信代码+对应的用python 编写的上位机代码

【文件预览】：
DataGetProcessProject
----pythonsrc()
--------window.py(3KB)
----udpsrc()
--------iprecieve.v(6KB)
--------ram_bb.v(8KB)
--------Ethernet.v.bak(4KB)
--------udp.v(3KB)
--------Ethernet.v(9KB)
--------ipsend.v.bak(7KB)
--------greybox_tmp()
--------iprecieve.v.bak(6KB)
--------ram.v.bak(9KB)
--------ipsend.v(8KB)
--------udp.v.bak(2KB)
--------ram.v(9KB)
--------crc.v.bak(4KB)
--------crc.v(4KB)
--------ram.qip(274B)
----.idea()
--------misc.xml(227B)
--------workspace.xml(17KB)
--------DataGetProcessProject.iml(459B)
--------modules.xml(294B)