文件名称：MIPS五级流水线CPU+cache设计
文件大小：361KB
文件格式：RAR
更新时间：2021-07-19 15:13:13
verilog cache 流水线 MIPS CPU
verilog编写的MIPS五级流水线，实现四十余条指令，使用512B的一级数据cache（高速缓存）。附带测试程序与说明文档。
【文件预览】：
MIPS with cache
----MIPS五级流水线+cache.docx(365KB)
----code_wxt()
--------testbench.v(2KB)
--------ALU.v(975B)
--------TOP_CPU.v(4KB)
--------IF.v(300B)
--------EXE.v(1KB)
--------Hazard_Unit.v(2KB)
--------Register_File.v(480B)
--------cache_controller.v(2KB)
--------cache_top.v(3KB)
--------WB.v(257B)
--------Control_Unit.v(3KB)
--------ID.v(900B)
--------Data_Memory.v(256B)
--------cache.v(3KB)
--------MEM.v(470B)
--------Instruction_Memory.v(195B)
----test()
--------isort32.hex(287B)
--------isort32.cod(2KB)