文件名称：H．264/AVC编码器中运动估计的低代价VLSl实现 (2014年)
文件大小：650KB
文件格式：PDF
更新时间：2024-06-20 20:49:56
自然科学 论文
通过对运动估计算法进行优化，提出一种应用新型存储结构的流水线实现结构。通过采用合适的搜索策略、高效的率失真优化代价计算和插值部件、创新的存储结构及优化的数据流调度，实现具有低硬件代价和存储访问的快速运动估计。该设计在SMIC 130 nm工艺下综合，时钟频率可达到167 MHz，消耗181．7 K逻辑门和13．8 KB存储，相比同类设计具有更高的硬件效率。该设计集成在一个H．264/AVC编码器中进行 FPGA原型验证和VLSI实现。SMIC 65 nm工艺下，整个芯片面积为1．74 mm×1．74 mm