文件名称：ModelSim 编译 Xilinx库.doc
文件大小：148KB
文件格式：DOC
更新时间：2022-06-12 02:41:14
ModelSim 编译 Xilinx
ModelSim是Mentor Graphics出品的一款VHDL、Verilog、SystemC、SystemVerilog以及混合语言设计的仿真和验证工具。在ModelSim中，所有的设计（包括用户设计以及EDA工具预先提供的设计）必须编译成一个或多个仿真库。ModelSim的仿真库实际是一个目录，它可以看作是存储经过编译的设计单元的“仓库”。ModelSim的仿真库可以分成两类：(1) 本地工作库；(2) 资源库。本地工作库随着我们设计的更新和编译发生变化，可以说，它是动态的（work lib）。而资源库通常是静态的并且通常作为我们设计的标准部件来使用，这些资源库可以由我们自己产生，也可由其他的设计团队或第三方厂商提供(MOEEL_TECH、xilinx_lib)。