Verilog_HDL模型(门级_RTL级_算法级_系统级)

时间:2016-05-30 02:02:40
【文件属性】:

文件名称:Verilog_HDL模型(门级_RTL级_算法级_系统级)

文件大小:307KB

文件格式:PPT

更新时间:2016-05-30 02:02:40

verilog

Verilog模型可以是实际电路不同级别的抽象。所谓不同的抽象级别,实际上是指同一个物理电路,可以在不同的层次上用Verilog语言来描述它,如果只从行为和功能的角度来描述某一电路模块,就称为行为模块;如果从电路结构的角度来描述该电路模块,就称为结构模块。抽象的级别和它们对应的模块类型常可以分为以下5种 (1) 系统级(system) //行为级 (2) 算法级(algorithmic) //行为级 (3) RTL级(RegisterTransferLevel): //行为级 (4) 门级(gate-level): //结构级 (5) 开关级(switch-level) 系统级、算法级和RTL级是属于行为级的,门级是属于结构级的


网友评论

  • 这文档适合初学者吧,没有对系统级和算法级进行说明
  • 17页ppt有点少
  • 个人觉得系统级的描述并没有很清晰,可能是我太笨
  • 文档不错,讲解的比较好