基于FPGA的LDPC码译码器的实现

时间:2014-06-27 03:26:04
【文件属性】:

文件名称:基于FPGA的LDPC码译码器的实现

文件大小:3.75MB

文件格式:PDF

更新时间:2014-06-27 03:26:04

LDPC码 对数似然比BP算法 FPGA

低密度奇偶校验码即LDPC码是Gallager于1962年提出的一种性能接近香农限的好码。随着LDPC码被重新提出,LDPC码的优异性能在信息可靠传输中的良好应用前景,又广泛被IT业界、学术界重视起来。LDPC码被应用在光通信、卫星通信、深空通信、第4代移动通信系统、高速与甚高速率数字用户线、光和磁记录系统等。LDPC码已经成为当今信道编码领域最受瞩目的研究热点之一,在更多应用前景下取代Turbo码的趋势已经十分明显。基于LDPC码的良好性能表现,LDPC编码将更多地运用在高速高质量环境下,目前已经成为WiMax、DVB-S2、UWB等通信系统中信道编码标准。本文采用LDPC码的一般编码方法——高斯消元法。由于LDPC码的BP译码算法计算复杂,本文基于J.Chen和M.Fossorier等人提出的将归一化引入BP算法的思想,利用基于对数似然比的BP算法(LLR-BP),实现了LDPC码硬件译码器。尽管纠错性能上有所损失,但LDPC码译码器设计及其硬件实现本身具有一定的实用意义。本文研究工作的创新点主要包括:    1.提出一种基于FPGA的LDPC码译码器的硬件实现方法;    2.在FPGA中实现接口通信,通过USB2.0协议与PC端互联,利用编写的软件对硬件译码器与PC端的数据交互进行控制;    3.分析了LDPC码译码器切实可行的实现方法,力争解决译码延时长、硬件资源耗费多等缺点。针对LDPC码的特点,编写与其相适应的接口控制模块。


网友评论

  • 没有程序啊,您能发一份程序给我吗?1028977458@qq.com
  • 还可以,程序不是很完整
  • 可实现性值得关注,程序的可读性不强
  • 作为对于ldpc码的入门来说,还是有一定的参考价值。对于小数的处理确实很值得参考。
  • 没看懂程序,感觉作用不大
  • 感觉理论还是很详细的,算法都是经典的算法,FPGA硬件实现方面也比较好,很好的解决了定点数表示小数的问题,很值得参考。
  • 一个简单的译码器实现
  • 关于译码器的信息太简略,内容也不多
  • 大部分是抄书,还好分不多
  • 程序搞不懂,不只是并联还是串联
  • 信息量不是很大