文件名称：基于FPGA的DDS
文件大小：649KB
文件格式：RAR
更新时间：2012-10-24 04:23:59
FPGA,DDS,SIN
采用Matlab和dsp_builder开发，基于Altera的FPGA（cyclone II)实现的正弦频率和幅值可调的DDS，已生成VHDL程序，可在Quartus II中使用。
【文件预览】：
sindds
----fft_tb.m(2KB)
----ddssin_DspBuilder_Report.html(8KB)
----fft.html(5KB)
----fft_1n64cos.hex(300B)
----fft_vo_msim.tcl(511B)
----ddssin.mdl(28KB)
----ddssin_quartus.tcl(4KB)
----DSPBuilder_ddssin()
--------ddssinqt_map.bat(335B)
--------f.salt(17MB)
--------ddssinsin_table.mif(72KB)
--------ddssinsin_table.lut(29KB)
--------ddssinftab.lut(867B)
--------ddssinaltblk.xml(20KB)
--------ddssinblockInfosframeleft.html(2KB)
--------ddssinftab.hex(2KB)
--------ddssinblockInfos.html(336B)
--------a.salt(17MB)
--------ddssinsin_table.hex(68KB)
--------ddssinblockInfosframeright.html(12KB)
--------ddssinftab.mif(2KB)
----fft_2n64sin.hex(300B)
----fft.vhd(13KB)
----fft_wave.do(3KB)
----fft_tb.vhd(24KB)
----dds.err(28KB)
----fft_3n64sin.hex(300B)
----db()
--------altsyncram_m211.tdf(14KB)
--------mult_jbt.tdf(3KB)
--------add_sub_eph.tdf(2KB)
--------ddssin.db_info(136B)
--------ddssin.eco.cdb(141B)
--------ddssin.sld_design_entry.sci(134B)
--------altsyncram_pe01.tdf(16KB)
--------add_sub_cph.tdf(2KB)
----ddssin.done(26B)
----ddssin.qsf(3KB)
----hs_err_pid3496.log(9KB)
----fft.bsf(5KB)
----fft_3n64cos.hex(300B)
----fft_tb.v(13KB)
----tb_ddssin.v(5KB)
----real_input.txt(536KB)
----fft_vho_msim.tcl(1KB)
----ddssin.flow.rpt(5KB)
----ddssin.qpf(910B)
----ddssin.vec(2KB)
----tb_ddssin.tcl(4KB)
----ddssinftab.hex(2KB)
----fft.cmp(2KB)
----fft_model.m(3KB)
----ddssin.vhd(7KB)
----ddssin.bsf(2KB)
----ddssin.map.rpt(81KB)
----ddssin.map.summary(461B)
----tb_ddssin.vhd(5KB)
----fft_2n64cos.hex(300B)
----fft_1n64sin.hex(300B)
----ddssinsin_table.hex(68KB)
----ddssin.qws(610B)
----imag_input.txt(535KB)