文件名称：Pipelined Cordic 算法的verilog实现
文件大小：3KB
文件格式：RAR
更新时间：2012-11-26 07:53:55
Cordic 算法的verilog实现，含验证code
两种模式：1)旋转模式，可以将输入向量按照输入的旋转角度进行旋转，2)向量模式，计算输入向量的相位; pile-line结构，减轻FPGA对timing的要求，pipe-line数以及每级pipe的stage数均可参数配置。 已经在芯片中量产，特别适合用于通信中的信号处理！
【文件预览】：
cordic_rotate_core.v
cordic_test.v
cordic_rotate_pipe.v