文件名称:怎样写testbench中文教程
文件大小:88KB
文件格式:RAR
更新时间:2012-04-30 08:39:19
VHDL 测试激励 testbench
Testbench 不仅要产生激励也就是输入,还要验证响应也就是输出。当然也可以只产生 激励,然后通过波形窗口通过人工的方法去验证波形,这种方法只能适用于小规模的设计。 在 ISE 环境中,当前资源操作窗显示了资源管理窗口中选中的资源文件能进行的相关操 作。在资源管理窗口选中了testbench 文件后,在当前资源操作窗显示的ModelSim Simulator 中显示了4 种能进行的模拟操作,分别是:Simulator Behavioral Model(功能 仿真)、Simulator Post-translate VHDL Model(翻译后仿真)、Simulator Post-Map VHDL Model(映射后仿真)、Simulator Post-Place & Route VHDL Model(布局布线后仿真)。
【文件预览】:
怎样写testbench.pdf