文件名称:用FPGA实现CCD的驱动(VerilogHDL)
文件大小:5KB
文件格式:V
更新时间:2020-11-30 07:37:26
FPGA CCD Verilog
用Verilog语言配置出CCD芯片所需要的时序信号,以便于CCD芯片工作输出采集的模拟信号。
文件名称:用FPGA实现CCD的驱动(VerilogHDL)
文件大小:5KB
文件格式:V
更新时间:2020-11-30 07:37:26
FPGA CCD Verilog
用Verilog语言配置出CCD芯片所需要的时序信号,以便于CCD芯片工作输出采集的模拟信号。