静态时序分析

【文件属性】：

文件名称：静态时序分析

文件大小：3.21MB

文件格式：PDF

更新时间：2022-03-19 04:14:19

IC 数字电路

静态时序分析（英语：Static Timing Analysis, STA），或称静态时序验证，是电子工程中，对数字电路的时序进行计算、预计的工作流程，该流程不需要通过输入激励的方式进行仿真。