文件名称：用VHDL设计的计数显示电路
文件大小：124KB
文件格式：DOC
更新时间：2013-07-11 20:12:08
计数显示电路
设计输出为3位BCD码的计数显示电路。由三个模块构成：十进制计数器（BCD_CNT）、分时总线切换电路（SCAN）和七段显示译码器电路（DEC_LED）。
用VHDL设计的计数显示电路
【文件属性】：
网友评论
- 还不错，应付作业很好。。。
- 很有用的~仿真代码和结果都有
- 很不错，我把它拿来验证了下果然不错。可以让3个数码管显示对时钟脉冲从0到999的计数
- 还可以，不想做作业的同学可以下下来！应付作业足矣。
- 很不错，我把它拿来验证了下果然不错。可以让3个数码管显示对时钟脉冲从0到999的计数
- 这个还是很有用的~仿真代码和结果都有