精品verilog实例程序代码

【文件属性】：
文件名称：精品verilog实例程序代码
文件大小：27KB
文件格式：RAR
更新时间：2014-01-08 15:59:32
verilog 实例 代码 包含除法器设计，异步FIFO设计，RS(204,188)译码器的设计，CORDIC数字计算机的设计，积分梳状滤波器(CIC)设计，伪随机序列应用设计等。

【文件预览】：
第16章 常用乘法器设计
----ripple_carry_mult.v(1018B)
----basic_base2_mul_seq.v(849B)
----carry_save_mult.v(975B)
----basic_base2_mul.v(621B)
第19章 积分梳状滤波器(CIC)设计
----cic3_decimator.v(2KB)
第23章 RS(204,188)译码器的设计
----forney.v(9KB)
----SyndromeCalc.v(3KB)
----ROM_INV.mif(3KB)
----BM_KES.v(5KB)
----rs_decoder.v(2KB)
----CheinSearch.v(3KB)
----rom_power.v(6KB)
----rom_inv.v(6KB)
----RS(204,188)译码器说明.txt(450B)
----ff_mul.v(5KB)
----rom_power.mif(3KB)
第17章 伽罗华域GF（q）乘法器设计
----ff_const_mul.v(1KB)
----ff_mul.v(2KB)
第20章 CORDIC数字计算机的设计
----cordic.v(3KB)
第15章 常用加法器设计
----ripple_carry_adder.v(445B)
----carry_skip_adder.v(1KB)
----carry_chain_adder.v(472B)
第18章 除法器设计
----rest_div_int.v(903B)
----seq_div.v(3KB)
第21章 伪随机序列应用设计
----randomization.v(2KB)
第22章 异步FIFO设计
----dp_ram.v(516B)
----rptr_empty.v(799B)
----async_fifo.v(1KB)
----wptr_full.v(832B)
----async_cmp.v(703B)