正交信号发生器.zip

【文件属性】：

文件名称：正交信号发生器.zip

文件大小：9KB

文件格式：ZIP

更新时间：2023-09-30 13:30:11

FPGA DDS verilog

verilog代码，用于FPGA上产生正交正弦信号，

【文件预览】：
正交信号发生器
----SIN_dual_port.v(10KB)
----正交信号模块说明.txt(184B)
----sig_count_qua.v(665B)
----SIN_16bit_signed.mif(20KB)