文件名称：基于0.35μm CMOS的高性能 LDO稳压器设计 (2012年)
文件大小：559KB
文件格式：PDF
更新时间：2024-06-03 08:29:00
工程技术 论文
为降低芯片负载波动及电源干扰对系统输出的影响,以提高芯片性能,基于0.35μmCMOS( Complementa ry Metal Oxide Semiconductor)工艺,采用Cadence设计了高性能的无片外电容低压差(LDO: Low Drop Out)线性稳压器集成电路,给出了负载瞬态响应增强网络以及电源干扰抑制增强网络的设计方案并进行了仿真实验。实验结果表明,电路具有良好的线性调整率和负载调整率,各项性能指标均符合行业标准,系统在3～5V的输入电压范围内,稳定的输出电压为2.8 V,电源抑制