文件名称：串口收发器上板(含约束文件).zip
文件大小：1.29MB
文件格式：ZIP
更新时间：2022-05-31 14:54:43
verilog FPGA开发板子 按键控制发送
发送部分：使用8个拨码开关进行数据发送设置，三个拨码开关设置波特率， 一个按键控制是否发送（按一次发送一次）并将发送的数据在数码管上显示。 接收部分：将接收的数据用数码管显示出来。
【文件预览】：
串口收发器上板(含约束文件)
----rx_uart.v(5KB)
----data_tx.v(296B)
----display_smg.v(3KB)
----实验五 串口收发控制 指导书(上板).pdf(1.29MB)
----ic_top_uart.xdc(4KB)
----top_uart_rx.v(694B)
----top_uart.v(2KB)
----tx_uart.v(3KB)
----btn_filter.v(2KB)
----ic_uart_tx.xdc(4KB)
----show_led.v(239B)
----top_uart_tx.v(2KB)