基于FPGA的频率计，DE2开发板，VHDL

【文件属性】：
文件名称：基于FPGA的频率计，DE2开发板，VHDL
文件大小：282KB
文件格式：ZIP
更新时间：2015-09-26 07:24:47
频率计 VHDL DE2 基于FPGA的频率计，使用DE2开发板，编程语言使用的是VHDL。它达到的效果是在DE2板上用数码管显示270。因为DE2板上有一个27M的晶振，我用它做信号源，这样就不用再外接信号了。但27M数码管位数不够用，所以我将它分频之后显示。