文件名称：spdif verilog
文件大小：12KB
文件格式：ZIP
更新时间：2017-05-25 04:36:45
spdif verilog
spdif interface的verilog源码，可用，带Testbench
【文件预览】：
spdif_speed_detector.v
ss_capture_top.v
generic_fifo.v
testbench_lock_tracker.v
find_sub_frame_width.v
find_half_bit_width.v
de_serialize.v
find_preamble_length.v
debug_out_shifter.v
testbench_find_preamble_length.v
top_testbench.v
lock_tracker.v
testbench_find_half_bit_width.v