基于FPGA的幅值可调信号发生器设计

【文件属性】：
文件名称：基于FPGA的幅值可调信号发生器设计
文件大小：709KB
文件格式：PDF
更新时间：2021-04-16 19:47:45
FPGA 信号发生器 DDS 针对信号发生器对输出频率精度高和幅值可调的要求，采用直接数字频率合成（DDS）技术，提出一种基于FPGA的幅值、频率均可调的、高分辨率、高稳定度的信号发生器设计方案。采用AT89S52单片机为控制器，控制FPGA产生波形的数字信号，结合双数模（D/A）转换器及低通滤波器，最终实现输出信号幅值0~5 V可调，分辨率为10 bits；频率范围1 Hz~10 MHz可调，最小分辨率为1 Hz；频率稳定度优于10-4。信号参数可通过键盘进行设置，并在LCD上输出。由于FPGA的可编程性，易于对系统进行升级和优化。