计算机组成原理课程设计阵列除法器的设计

【文件属性】：

文件名称：计算机组成原理课程设计阵列除法器的设计

文件大小：683KB

文件格式：DOC

更新时间：2012-07-22 05:44:43

阵列除法器的设计

阵列除法器是一种并行运算部件，采用大规模集成电路制造，与早期的串行除法器相比，阵列除法器不仅所需的控制线路少，而且能提供令人满意的高速运算速度。阵列除法器有多种形式，如不恢复余数阵列除法器、补码阵列除法器等等本实验设计的是加减交替阵列除法器。