文件名称：一种基于FPGA的高速误码测试仪的设计
文件大小：1.67MB
文件格式：PDF
更新时间：2024-05-06 13:34:37
高速误码测试仪 现场可编程门阵列 Verilog硬件描述语言
误码测试仪是检测通信系统可靠性的重要设备。传统的误码测试仪基于CPLD和CPU协同工作，不仅结构复杂，价格昂贵，而且不方便携带。基于FPGA的高速误码测试仪，采用FPGA来完成控制和测试模块的一体化设计，提高了系统功能扩展性和系统的集成度，使得各个功能模块在不改动硬件电路的情况下可以相应变化。在发送端发送m序列作为测试数据，其测试速率最高可达到155 Mb/s。由于将物理层上的各协议层的功能集中到FPGA内部实现，减少了硬件和软件的设计复杂度，并且缩短了系统的开发的周期，具有可升级的特点。