FPGA实验.docx

【文件属性】：

文件名称：FPGA实验.docx

文件大小：15.1MB

文件格式：DOCX

更新时间：2023-05-19 16:25:06

FPGA Verilog

七段显示译码器 8位硬件加法器 七人表决器 巴克码 多功能数字时钟 状态机 verilogHDL语言，全部编译通过，并在实验箱验证过