DTMB标准的高速多码率LDPC编码器设计 (2012年)

【文件属性】：
文件名称：DTMB标准的高速多码率LDPC编码器设计 (2012年)
文件大小：283KB
文件格式：PDF
更新时间：2021-05-20 17:35:38
自然科学 论文 针对中国数字电视广播地面传输标准(DTMB)中给出的多码率LDPC码生成矩阵的特点，设计了一种串行输入串行输出基于流水线SRAA(Shift Register Adder Accumulator)结构的编码器，并同时适用于3种不同码率的LD PC码。在Ahera公司的EP3SL150型号FPGA平台上，整个设计最高时钟可达341．88MHz，简化了存储器设计结构，完全适合于DTMB标准调制器的开发。