文件名称：dsp开发详细资料
文件大小：364KB
文件格式：PDF
更新时间：2015-11-14 15:21:48
DSP
FIFO是一种宠用电路器件，通常用于数据的缓存和容纳异步信号的频率或相位差异。用PLC（可编程逻辑器件）进行项目开发时，可将FIFO器件集成进去，从而避免专用FIFO芯片带来的诸多不便。但在一般的PLD例如Altera公司的产品中，其开发工具QuartusⅡ提供的FIFO模块效率比较低，其读写操作不能同时进行：写FIFO时读等待，知道FIFO写满才能开始读；读FIFO时写等待，知道FIFO读空才能开始写。本文利用乒乓操作的优势，设计了一种更高效率的异步FIFO实现方式。