文件名称：多功能数字频率计的设计_论文.pdf
文件大小：1.09MB
文件格式：PDF
更新时间：2023-08-08 18:44:47
FPGA 数字频率计 毕业设计 Vivado 技术支持
采用了全同步的测频原理在FPGA器件上实现了全同步数字频率计。根据全同步数字频率计的测频原理方框图，采用Verilog语言，成功的编写出了设计程序，并在Vivado2018.1软件环境中，对编写的Verilog程序进行了仿真，得到了很好的效果。对构成全同步数字频率计的每一个模块，给出了较详细的设计方法和完整的程序设计以及仿真结果。 需要技术支持可联系作者，联系方式在文档中。