文件名称：串口转host接口模块
文件大小：8KB
文件格式：ZIP
更新时间：2023-10-23 10:12:30
fpga 串口通信 host
Verilog的串口转host接口模块，一种节省管脚资源的对寄存器控制串并转换模块。实现本功能一共使用了5个模块，分别是串口数据接收、串口数据发送、串口接收数据转host协议数据、host协议数据转串口发送数据，顶层接口模块。
【文件预览】：
uart_rx.v
analysis_rx.v
uart_to_host_top.v
uart_tx.v
analysis_tx.v