文件名称：利用CPLD进行位同步提取
文件大小：245KB
文件格式：ZIP
更新时间：2013-08-31 17:41:48
CPLD 位同步 锁相环
使用锁相环同步的方法来实现位同步时钟信号提取，主要由过零提取、鉴相器、脉冲形成、脉冲加减控制和分频器几个部分组成。输入的非归零二进制码元经过零提取后送入鉴相器，鉴相器对过零提取后的输出码元q1的相位与位同步提取后输出信号clkout的相位进行比较，当位同步提取输出信号clkout的相位超前时输出一个减脉冲信号dec，滞后时输出一个加脉冲信号inc，然后送入脉冲加减控制器，脉冲加减控制器根据鉴相器的输出信号inc和dec来控制对输入的两路时钟脉冲信号p1和p2的打开与关闭，p1和p2是由脉冲形成器送入的两路相位差为180度、频率都是Nf的时钟信号。脉冲加减控制器输出的信号经过分频器后输出频率为f的同步时钟信号，也就是我们所需要的位同步信号。从框图中可以看到，信号经鉴相器、脉冲加减控制器和N分频器后又回到鉴相器，形成一个锁相闭环回路，此锁相回路不断的对输出的位同步时钟信号clkout的相位进行调整，最终达到时钟同步。
【文件预览】：
syn
----pulse_control.vhd(430B)
----syn.done(26B)
----syn.fit.smsg(334B)
----pulse_control.bsf(2KB)
----pulse_generator.vhd(520B)
----syn.fit.rpt(56KB)
----syn.map.summary(298B)
----syn.tan.summary(2KB)
----freq_divider0.bsf(2KB)
----syn.asm.rpt(6KB)
----edge_pulse.vhd.bak(394B)
----syn.fit.summary(359B)
----db()
--------syn.sld_design_entry.sci(168B)
--------syn.rtlv_sg.cdb(4KB)
--------syn.(4).cnf.cdb(2KB)
--------syn.(5).cnf.hdb(962B)
--------syn.syn_hier_info(0B)
--------syn.asm_labs.ddb(1KB)
--------prev_cmp_syn.fit.qmsg(19KB)
--------syn.eco.cdb(175B)
--------syn.lpc.txt(2KB)
--------syn.sgdiff.hdb(9KB)
--------syn.(3).cnf.hdb(661B)
--------syn.(6).cnf.cdb(769B)
--------syn.(6).cnf.hdb(673B)
--------syn.tan.qmsg(87KB)
--------syn.lpc.html(3KB)
--------syn.(0).cnf.cdb(1KB)
--------prev_cmp_syn.tan.qmsg(53KB)
--------prev_cmp_syn.sim.qmsg(3KB)
--------syn.tis_db_list.ddb(188B)
--------syn.db_info(151B)
--------syn.sim.rdb(3KB)
--------prev_cmp_syn.map.qmsg(2KB)
--------syn.sim.hdb(3KB)
--------syn.asm.qmsg(2KB)
--------syn.cmp.tdb(10KB)
--------wed.wsf(3KB)
--------syn.map.cdb(4KB)
--------syn.(2).cnf.hdb(1015B)
--------syn.cbx.xml(85B)
--------syn.(1).cnf.hdb(807B)
--------syn.map.hdb(8KB)
--------syn.sim.cvwf(3KB)
--------syn.cmp0.ddb(29KB)
--------syn.fit.qmsg(19KB)
--------syn.cmp.rdb(16KB)
--------syn.map.logdb(4B)
--------syn.cmp.hdb(9KB)
--------syn.hif(3KB)
--------syn.rtlv.hdb(9KB)
--------syn.(2).cnf.cdb(662B)
--------syn.sgdiff.cdb(3KB)
--------syn.lpc.rdb(506B)
--------syn.sld_design_entry_dsc.sci(168B)
--------syn.(1).cnf.cdb(2KB)
--------prev_cmp_syn.asm.qmsg(2KB)
--------syn.pre_map.cdb(3KB)
--------syn.rtlv_sg_swap.cdb(814B)
--------syn.cmp.cdb(11KB)
--------syn.(4).cnf.hdb(797B)
--------syn.eds_overflow(8B)
--------syn.hier_info(1KB)
--------prev_cmp_syn.qmsg(121KB)
--------syn.tmw_info(304B)
--------syn.map.qmsg(12KB)
--------syn.cmp.logdb(4B)
--------syn.(3).cnf.cdb(747B)
--------syn.(0).cnf.hdb(770B)
--------syn.pre_map.hdb(9KB)
--------syn.sim.qmsg(3KB)
--------syn.(5).cnf.cdb(611B)
--------syn.cmp.kpt(334B)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----pulse_generator.bsf(2KB)
----syn.sim.rpt(19KB)
----syn.flow.rpt(6KB)
----freq_divider.bsf(2KB)
----syn.vwf(6KB)
----syn.map.rpt(20KB)
----syn.qws(1016B)
----syn.cdf(331B)
----syn.pin(15KB)
----syn.qsf(2KB)
----pulse_generator.vhd.bak(505B)
----freq_divider.vhd(431B)
----phase_detector.vhd.bak(310B)
----syn.qpf(902B)
----phase_detector.vhd(308B)
----edge_pulse.bsf(2KB)
----phase_detector.bsf(2KB)
----syn.dpf(239B)
----syn.tan.rpt(71KB)
----freq_divider0.vhd(433B)
----syn.bdf(12KB)
----syn_assignment_defaults.qdf(43KB)
----syn.pof(8KB)
----edge_pulse.vhd(378B)