论文研究-基于VHDL过程的除法器实现 .pdf

【文件属性】：

文件名称：论文研究-基于VHDL过程的除法器实现 .pdf

文件大小：299KB

文件格式：PDF

更新时间：2022-09-05 09:02:54

除法器

基于VHDL过程的除法器实现，刘述防，张晓冰，本文描述了一种由纯组合逻辑电路实现整型除法器的VHDL模型，该模型采用VHDL语言中过程调用的方式来实现，并且在FPGA硬件上是可综合的