Verilog HDL 实现的数字下变频(DDC)设计

【文件属性】：

文件名称：Verilog HDL 实现的数字下变频(DDC)设计

文件大小：90KB

文件格式：ZIP

更新时间：2023-05-26 06:54:45

Verilog HDL DDC 数字下变频 Quartus

Verilog语言实现的数字下变频设计。 在ALTERA的QUARTUS ii下实现。实用，好用。 (Verilog language implementation of the digital down-conversion design. ALTERA at the implementation of QUARTUS ii. Practical, easy to use.)

【文件预览】：
vssver2.scc
muldown.v
dds1.v
hex
----vssver2.scc(125B)
----cos_4096.ver(44KB)
----sin_4096.hex(68KB)
----sin_4096.ver(44KB)
----cos_4096.hex(68KB)
rom_cos1.v
acc32local.v
DDC.vhd
rom_sin1.v