使用工具查看RTL代码覆盖率.docx

【文件属性】：

文件名称：使用工具查看RTL代码覆盖率.docx

文件大小：23KB

文件格式：DOCX

更新时间：2023-07-24 05:05:40

regression 代码覆盖率

现在大部分公司做数字芯片开发都需要用到Verilog，在RTL 代码即将完成时，有必要使用vcs + DVE去查看经过仿真后的CASE代码覆盖率，保证代码本身是没问题的。