如何编写testbench的总结(Verilog)

【文件属性】：

文件名称：如何编写testbench的总结(Verilog)

文件大小：56KB

文件格式：DOC

更新时间：2013-12-18 11:15:53

testbench FPGA verilog 仿真 教程

网上找来编写testbench的一些总结，对初学者非常有用(基于verilog)