文件名称：Verilog HDL 高级数字设计
文件大小：132.53MB
文件格式：PDF
更新时间：2022-01-27 08:49:20
Verilog HDL 国外教材 翻译
Verilog HDL是一种硬件描述语言（，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。 个人推荐，教材挺好用。