文件名称：FPGA运算资料
文件大小：4.84MB
文件格式：RAR
更新时间：2021-08-15 08:58:00
FPGA verilog 矩阵乘法
FPAG verilog 主要是FPGA矩阵乘法运算资料 一般的快速乘法器通常采用逐位并行的迭代阵列结构，将每个操作数的N位都并行地提交给乘法器。但是一般对于FPGA来讲，进位的速度快于加法的速度，这种阵列结构并不是最优的。所以可以采用多级流水线的形式，将相邻的两个部分乘积结果再加到最终的输出乘积上，即排成一个二叉树形式的结构，这样对于N位乘法器需要lb（N）级来实现。
【文件预览】：
乘法器
----串行&流水线乘法器.docx(19KB)
----基于FPGA的矩阵运算实现.pdf(2.42MB)
----任意维矩阵求逆的FPGA设计与实现.pdf(427KB)
----浮点运算的FPGA实现.pdf(522KB)
----用Verilog_HDL编写乘法器.ppt(1.82MB)