EDA实验报告二

【文件属性】：

文件名称：EDA实验报告二

文件大小：121KB

文件格式：DOC

更新时间：2015-01-03 14:18:10

简单组合电路的设计

实验二 简单组合电路的设计 一、实验目的： 熟悉QuartusII VHDL文本设计流程全过程。学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。 二、实验原理 VHDL硬件描述语言是一种可以从多个层次上对数字逻辑电路进行建模的国际标准(IEEE),本次实验是用VHDL设计一个简单的数字组合逻辑电路，并结合QuartusII环境和实验电路进行硬件测试。