文件名称：用状态机将并行数据转换为串行发送(VHDL)
文件大小：7KB
文件格式：RAR
更新时间：2013-06-28 06:18:37
VHDL 状态机 串并转换
这是我写的一段串并转换的程序。首先通过8位数据总线将数据放到6个发送寄存器中。在设置启动位后数据串行输出。输出的是正负脉冲，即高电平通过一个外部管脚输出，低点平通过另外一个管脚输出。再配合相应的外部电路，就可以输出正负极性的脉冲了。还附有原理图，很超值的！！！
【文件预览】：
PULSE
----Sheet1.Sch(13KB)
----PULSE.vhd(27KB)