文件名称：有限状态机和VHDL的综合运用实例
文件大小：740KB
文件格式：PDF
更新时间：2016-01-20 19:11:30
VHDL 有限状态机 Quartus FPGA
这是一份数字实验课程的实验报告，隐藏了个人信息。 这份试验报告是用硬件模拟21点纸牌游戏的状态转换，涉及到的知识点包括有限状态机涉及，Altera Quartus II设计与仿真， Logic Analyzer的使用，及VHDL编程。文档结尾附带了VHDL的完整代码供参考。 本人是VHDL初学者，编写这个程序遇到的问题有：信号的赋值有延迟而变量没有；多个process不同操作同一个变量，process的敏感信号使用等等，这是与普通软件编程不同的地方，提醒大家注意。