有限状态机的VHDL优化设计

【文件属性】：

文件名称：有限状态机的VHDL优化设计

文件大小：122KB

文件格式：WPS

更新时间：2012-01-24 14:01:02

格雷码表示状态值

　当前以硬件描述语言为工具、逻辑器件为载体的系统设计越来越广泛。在设计中，状态机是最典型、应用最广泛的电路模块，其在运行速度的高效、执行时间的确定性和高可靠性方面都显现出强大的优势。状态机及其设计技术水平决定了系统设计的优劣[1]。如何设计一个最优化的状态机是我们必须面对的问题。 本文将详细讨论状态机编写的各个步骤对优化状态机所起到的作用。