CPLD电子钟的verilog完整代码

【文件属性】：
文件名称：CPLD电子钟的verilog完整代码
文件大小：66KB
文件格式：RAR
更新时间：2013-12-20 08:19:59
CPLD 电子钟 verilog CPLD中的verilog代码，电子钟，实现调试的功能。

【文件预览】：
电子钟完整
----dclock.asm.rpt(7KB)
----dclock.qws(554B)
----dclock.map.rpt(33KB)
----dclock.pin(20KB)
----dclock.tan.rpt(117KB)
----dclock.map.smsg(101B)
----dclock.dpf(239B)
----db()
--------prev_cmp_dclock.map.qmsg(32KB)
--------prev_cmp_dclock.qmsg(164KB)
--------dclock.sld_design_entry.sci(154B)
--------prev_cmp_dclock.fit.qmsg(18KB)
--------prev_cmp_dclock.asm.qmsg(2KB)
--------dclock.db_info(137B)
--------dclock.eco.cdb(161B)
--------prev_cmp_dclock.tan.qmsg(91KB)
----dclock.map.summary(364B)
----dclock.fit.rpt(71KB)
----dclock.done(26B)
----dclock.flow.rpt(5KB)
----dclock.v.bak(5KB)
----dclock.qpf(910B)
----dclock.pof(27KB)
----dclock.qsf(3KB)
----dclock.tan.summary(2KB)
----dclock.fit.summary(372B)
----dclock.v(5KB)
----dclock.cdf(400B)
----dclock.fit.smsg(334B)