文件名称:verilog------七段码的显示
文件大小:513B
文件格式:BAK
更新时间:2018-08-28 03:42:51
FPGA
FPGA入门 assign x='h13426034; assign an=~btn; assign s[2]=btn[4]|btn[5]|btn[6]|btn[7]; assign s[1]=btn[2]|btn[3]|btn[6]|btn[7]; assign s[0]=btn[1]|btn[3]|btn[5]|btn[7]; assign dp=1;